1 双通道14-Bit(理论值)125/105/80/65MHz(可选)高速数据转换;(和12-Bit兼容);
2 标准的TechV总线接口,可以同Techv系列CPU板配套使用;
3 FPGA缓冲数据,内部构建512/1k/2k/4k的大小可选FIFO缓冲,可选择加入算法;
4 输入范围 差分2Vp-p;
5 两种可选择数据格式(偏移二进制或二进制补码);
6 两种触发模式:内部触发(时钟自动触发、电平触发)、外部触发;
7 内部触发:触发电平可手动调节;
8 时钟选择:内部时钟、外部同步时钟;
9 时钟同步输出;
10 提供配合TechV-6713用样例程序。
|